AMD近期正式推出了其第五代Turin EPYC 9005系列處理器，該系列在繼承前四代堅實基礎上，實現(xiàn)了工藝架構、規(guī)格性能等多方面的顯著提升，再次確立了其在行業(yè)內的領先地位。

發(fā)布會結束后，AMD服務器部門高管Ravi Kuppuswamy和Madhu Rangarajan接受了采訪，深入探討了EPYC 9005系列的更多細節(jié)。

首先，讓我們關注EPYC 9005系列的工藝改進。上一代EPYC 9004/8004系列采用的是5/6nm工藝，即CCD計算模塊為5nm，IOD輸入輸出模塊為6nm。而新一代則升級使用了3/4/6nm三種不同的工藝，其中IOD模塊仍為6nm但進行了內部升級，CCD模塊則首次分為兩種：Zen 5版本采用4nm工藝，Zen 5c版本則采用了更先進的3nm工藝。

這種區(qū)分的原因在于，更先進的工藝使得Zen 5c CCD模塊能夠在有限的芯片面積內集成更多模塊和核心。

Zen 5部分的CCD每個內部包含8核心，但CCD數(shù)量從上代的12個增加至16個，因此核心數(shù)從最多96核心192線程提升至最多128核心256線程。

而Zen 5c部分的CCD每個內部仍為16核心，CCD數(shù)量從8個增加至12個，因此核心數(shù)從上代的最多128核心256線程提升至空前的最多192核心384線程，創(chuàng)造了x86處理器的新紀錄。

接下來是架構方面的升級。上一代EPYC首次引入了Zen 4、Zen 4c兩種架構版本，并劃分出Genoa EPYC 9004系列和Bergamo 97x4系列兩條產品線。新一代EPYC在延續(xù)這一設計的同時，也對產品體系進行了調整。

EPYC 9005系列進化為Zen 5、Zen 5c兩種版本，它們并非傳統(tǒng)意義上的“大小核”，而是具有完全相同的架構、IPC性能、ISA指令集，以及相同的一二三級緩存總量。唯一的區(qū)別在于Zen 5c的核心更多，因此每個核心的三級緩存相對較小。

無論Zen 5還是Zen 5c，整顆芯片的最大三級緩存總量是相同的。但由于Zen 5c的每個CCD內擁有兩倍于Zen 5的核心數(shù)，因此每個核心分配到的三級緩存更少一些，最多為32MB。這種設計使得Zen 5c可以容納更多核心，支持更高密度的計算，同時與Zen 5共享系統(tǒng)平臺，降低了客戶成本，加速了技術的普及。

值得注意的是，如果跨CCD訪問三級緩存，延遲會變得非常高，從而影響性能。因此，AMD沒有采用三級緩存的跨CCD全共享設計，每個CCD內的核心只能訪問自己的三級緩存。

仔細觀察EPYC 9005系列會發(fā)現(xiàn)，Zen 5和Zen 5c都包含在其中，并沒有刻意劃分（甚至產品代號都同為“Turin”），這與上一代分為不同產品系列的做法有所不同。

AMD發(fā)言人表示，上代的Genoa和Bergamo是分不同時間發(fā)布的，但Zen 5和Zen 5c是同時發(fā)布的，基于統(tǒng)一的產品棧，因此它們被整合在一起。

AMD還提供了詳細的產品列表，展示了不同的SKU型號、主頻、緩存和功耗。

如果需要進行區(qū)分，也很簡單：8-72核心的都是Zen 5，144-192核心的都是Zen 5c，96/128核心的編號9x55的為Zen 5，編號9x45的為Zen 5c。