AMD正緊鑼密鼓地籌備其下一代Zen6架構(gòu)產(chǎn)品，這一系列將覆蓋消費(fèi)級(jí)和數(shù)據(jù)中心領(lǐng)域。關(guān)于Zen6中核心計(jì)算集群（CCD）的工藝節(jié)點(diǎn)，業(yè)內(nèi)有兩種不同的聲音：一種認(rèn)為將采用臺(tái)積電的N3 3nm工藝，另一種則預(yù)測(cè)會(huì)使用更先進(jìn)的N2 2nm工藝。

回顧Zen5家族，銳龍9000系列的輸入輸出芯片（IOD）部分采用的是臺(tái)積電的4nm工藝，而CCD部分則沿用了銳龍7000系列的6nm設(shè)計(jì)。同時(shí)，EPYC 9005系列的IOD在Zen5版本中為4nm，Zen5c版本則升級(jí)為3nm，其CCD部分同樣為6nm，表明兩者在很大程度上共享了相似的設(shè)計(jì)。

那么，對(duì)于即將面世的Zen6架構(gòu)，其IOD部分將采用何種工藝成為了外界關(guān)注的焦點(diǎn)。此前有消息稱，Zen6的IOD將升級(jí)到臺(tái)積電的4nm工藝，特別是N4P版本。然而，最新的情報(bào)指出，Zen6的IOD制造或?qū)⑥D(zhuǎn)向三星，盡管同樣是4nm級(jí)別，但具體為三星的4LPP工藝，也被稱為SF4。

盡管三星的工藝在性能和能效方面相較于臺(tái)積電略顯遜色，但對(duì)于IOD而言，并不需要過(guò)于先進(jìn)的工藝，因?yàn)槠涔南鄬?duì)較低。三星4LPP工藝自2022年量產(chǎn)以來(lái)，已經(jīng)相當(dāng)成熟，這意味著其生產(chǎn)成本將更為低廉。作為一個(gè)低功耗工藝節(jié)點(diǎn)，4LPP非常適合用于IOD的生產(chǎn)。

數(shù)據(jù)顯示，三星4LPP的晶體管密度達(dá)到了每平方毫米1.37億個(gè)，這一數(shù)值與臺(tái)積電的N5工藝相當(dāng)，僅比臺(tái)積電的N4P工藝低約5%，同時(shí)遠(yuǎn)高于Intel 4工藝的11%。由此可見(jiàn)，三星4LPP工藝本身具備良好的素質(zhì)，能夠滿足IOD的生產(chǎn)需求。