在最新一屆的IEEE國(guó)際電子器件會(huì)議IEDM 2024上，Intel代工技術(shù)部門(mén)公布了一系列半導(dǎo)體領(lǐng)域的突破性進(jìn)展，涵蓋新材料應(yīng)用、異構(gòu)封裝技術(shù)、全環(huán)繞柵極(GAA)晶體管創(chuàng)新等多個(gè)方面。這些技術(shù)突破標(biāo)志著Intel在推進(jìn)其四年五個(gè)工藝節(jié)點(diǎn)計(jì)劃方面取得了顯著進(jìn)展，旨在到2030年實(shí)現(xiàn)單個(gè)芯片上封裝1萬(wàn)億個(gè)晶體管的目標(biāo)。

其中一項(xiàng)引人注目的技術(shù)突破是減成法釕互連技術(shù)。該技術(shù)通過(guò)使用釕這種新型金屬化材料，并結(jié)合薄膜電阻率和空氣間隙的創(chuàng)新應(yīng)用，成功實(shí)現(xiàn)了互連微縮的重大進(jìn)步。這一技術(shù)的實(shí)施不僅具備量產(chǎn)的可行性和成本效益，還能在間距小于或等于25納米時(shí)，通過(guò)空氣間隙有效降低線間電容最高達(dá)25%，從而超越銅鑲嵌工藝的優(yōu)勢(shì)。

Intel還展示了選擇性層轉(zhuǎn)移（SLT）技術(shù)，這是一種創(chuàng)新的異構(gòu)集成解決方案，通過(guò)以更高的靈活性集成超薄芯粒，顯著縮小了芯片尺寸并提高了縱橫比。相較于傳統(tǒng)的芯片到晶圓鍵合技術(shù)，SLT技術(shù)能將芯片封裝中的吞吐量提升高達(dá)100倍，實(shí)現(xiàn)超快速的芯片間封裝。結(jié)合混合鍵合或融合鍵合工藝，SLT技術(shù)能夠封裝來(lái)自不同晶圓的芯粒，進(jìn)一步提高功能密度。

在晶體管技術(shù)方面，Intel代工展示了柵極長(zhǎng)度為6納米的硅基RibbonFET CMOS晶體管。這項(xiàng)技術(shù)不僅大幅縮短了柵極長(zhǎng)度和減少了溝道厚度，還在抑制短溝道效應(yīng)和提升性能方面達(dá)到了業(yè)界領(lǐng)先水平。這一創(chuàng)新為進(jìn)一步縮短?hào)艠O長(zhǎng)度奠定了堅(jiān)實(shí)基礎(chǔ)，是摩爾定律持續(xù)發(fā)展的重要基石之一。

Intel還在2D GAA晶體管的柵氧化層研究方面取得了新進(jìn)展。為了加速GAA技術(shù)創(chuàng)新，Intel展示了在2D GAA NMOS和PMOS晶體管制造方面的研究成果。該技術(shù)通過(guò)研發(fā)柵氧化層模塊，成功將晶體管的柵極長(zhǎng)度縮小到了30納米。同時(shí)，2D TMD（過(guò)渡金屬二硫化物）研究也取得了顯著突破，未來(lái)有望在先進(jìn)晶體管工藝中替代硅。

在氮化鎵（GaN）技術(shù)研究方面，Intel代工同樣取得了重要進(jìn)展。在300毫米GaN-on-TRSOI（富陷阱絕緣體上硅）襯底上，Intel成功制造了高性能微縮增強(qiáng)型GaN MOSHEMT（金屬氧化物半導(dǎo)體高電子遷移率晶體管）。這一技術(shù)能夠減少信號(hào)損失，提高信號(hào)線性度，并采用基于襯底背部處理的先進(jìn)集成方案。